A Verilog(r) hardverleíró nyelv

Olvasói vélemények

A Verilogról szóló könyv vegyes kritikákat kap, sokan dicsérik az áttekinthetőségét és a gyakorlati példákat, míg mások csalódottságuknak adnak hangot bizonyos témák mélysége és lefedettsége miatt, különösen a kezdők számára. A felhasználók bizonyos kiadásokkal és eladókkal kapcsolatos problémákat jegyeztek meg, különösen a nyomtatott példányok nyelvtani hibáit illetően.

A könyv világos, technikailag tömör, és sok gyakorlati példával szolgál. Hatékonyan tárgyalja a Verilog nyelvet, és segít a felhasználóknak megérteni a szimulátorok működését. A felhasználók nagyra értékelik, hogy a Verilog 2001-re összpontosít, és a gyorsan áttekinthető, kezelhető példaterveket. A könyv középhaladó tervezőknek ajánlott, és jó tárgymutatóval rendelkezik.

Néhány olvasó úgy találta, hogy a könyv túlságosan a szimulációra összpontosít, és nem foglalkozik eléggé azzal, hogy a Verilog-konstrukciók hogyan kerülnek lefordításra és hálólistára. Hiányosságai vannak a tesztbench kód tárgyalása terén, és egyes kiadásokban előfordulhatnak hibás nyomtatási hibák. A könyv nem feltétlenül alkalmas kezdőknek, mivel egyes szakaszok kaotikusak lehetnek, vagy előzetes ismereteket feltételeznek. Ezenkívül az árat egyes felhasználók magasnak tartják.

(14 olvasói vélemény alapján)

Eredeti címe:

The Verilog(r) Hardware Description Language

Könyv tartalma:

XV A régitől az újig xvii Köszönetnyilvánítás xx Verilog A bemutató bevezető Bevezetés A kezdés 2 A szerkezeti leírás 2 A binárisToESeg meghajtó szimulálása 4 Portok létrehozása a modulhoz 7 Tesztbench létrehozása a modulhoz 8 Kombinációs áramkörök viselkedési modellezése 11 Eljárási modellek 12 Kombinációs áramkörök szintézisének szabályai 13 Óraszerkezetű szekvenciális áramkörök eljárási modellezése 14 Véges állapotú gépek modellezése 15 Szekvenciális rendszerek szintézisének szabályai 18 Nem blokkoló hozzárendelés (".