Olvasói vélemények
Összegzés:A könyvet nagyra értékelik a SystemVerilog Assertions (SVA) áttekinthetősége és gyakorlatias megközelítése miatt, így a kezdő és a tapasztalt felhasználók számára egyaránt értékes forrás. Jól magyarázott fogalmakat, példákat és ábrákat tartalmaz, amelyek leegyszerűsítik az SVA bonyolultságát. Megjegyzik azonban, hogy tartalmaz néhány pontatlanságot, és hátrányként emelik ki magas árát és a kötöttségi problémákat.
Előnyök:⬤ Könnyen érthető és jól megírt
⬤ gyakorlati alkalmazásokat, példákat és szimulációs naplókat tartalmaz
⬤ hatékony az SVA alapjainak gyors felfrissítéséhez
⬤ kiváló referencia a mindennapi tervellenőrzési feladatokhoz.
Hátrányok:⬤ Tartalmaz néhány pontatlan információt
⬤ magas ár
⬤ a keményfedeles kiadással kapcsolatos lehetséges kötési problémák.
(6 olvasói vélemény alapján)
Eredeti címe:
System Verilog Assertions and Functional Coverage: Guide to Language, Methodology and Applications
Könyv tartalma:
Ez a könyv gyakorlatias, alkalmazás-orientált útmutatót nyújt a SystemVerilog Assertions és a Functional Coverage nyelvéhez és módszertanához. Az olvasók profitálhatnak a SystemVerilog Assertions és a Functional Coverage nyelvi és módszertani árnyalatainak lépésről lépésre történő elsajátításából, amely lehetővé teszi számukra, hogy felfedjék a rejtett és nehezen fellelhető hibákat, közvetlenül a hiba forrására mutassanak, tiszta és egyszerű módot biztosítsanak az összetett időzítési ellenőrzések modellezésére, és objektív választ adjanak arra a kérdésre, hogy "mindent funkcionálisan ellenőriztünk-e". Az ASIC/SoC/CPU és FPGA tervezés és verifikáció professzionális végfelhasználója által írt könyv minden egyes koncepciót könnyen érthető példákkal, szimulációs naplókkal és valós projektekből származó alkalmazásokkal magyaráz el. Az olvasók képessé válnak arra, hogy megbirkózzanak a funkcionális verifikációhoz szükséges komplex ellenőrző modellek és a funkcionális lefedettséghez szükséges kimerítő lefedettségi modellek modellezésével, ezáltal drasztikusan csökkentve a tervezésre, hibakeresésre és lefedettségre fordított időt.
Ez a frissített harmadik kiadás az IEEE-1800 (2012) LRM-ben megjelent legújabb funkciókészletet tartalmazza, beleértve számos további operátort és funkciót. Emellett számos párhuzamos állítás/operátor magyarázata bővült, több példával és ábrával kiegészítve.
- Teljes egészében lefedi a legújabb IEEE-1800 2012 LRM szintaxist és szemantikát;
- Fedi mind a SystemVerilog Assertions, mind a SystemVerilog Functional Coverage nyelveket és módszertanokat;
- Gyakorlati alkalmazásokat nyújt az állításalapú verifikáció és a funkcionális lefedettségi módszertanok mit, hogyan és miértjére;
- Lépésről lépésre magyarázza el az egyes koncepciókat, és alkalmazza azokat egy gyakorlati, valós példán;
- 6 gyakorlati LAB-ot tartalmaz, amelyek lehetővé teszik az olvasók számára, hogy a gyakorlatban is alkalmazzák a könyvben ismertetett fogalmakat.
